Pcie 5.0, tako cxl 1.1 kot ccix že delujeta pri 32 gt / s na skladbo

Synopsys je na ArmTechCon 2019. predstavil svoje rešitve CXL kot tudi CCIX 1.1 nad PCIe 5.0 na vitrini, ki kaže, da je IP v podjetju pripravljen in da ga bodo morali licencirati proizvajalci tehnologije.

Synopsys je predstavil svoje CXL rešitve kot tudi CCIX 1.1 nad PCIe 5.0

CXL in CCIX sta protokola za medsebojno povezovanje čipov v čip za povezovanje procesorjev z različnimi pospeševalniki, ki ohranjajo doslednost predpomnilnika in pomnilnika pri nizkih zamudah. Oba protokola sta zasnovana za heterogene sisteme, ki uporabljajo tradicionalne CPU v povezavi s pospeševalci s skalarno, vektorsko, matrično in prostorsko arhitekturo.

Tako CXL 1.0 / 1.1 kot CCIX 1.1 uporabljata PCIe 5.0, ki deluje pri 32 GT / s na skladbo in nativno podpira različne širine povezav. Z istim tržnim segmentom in enakim fizičnim vmesnikom predstavljata protokola CXL in CCIX številne razlike tako v strojni kot tudi v programski opremi / programski opremi in bosta zato med seboj konkurirala. Medtem se ponudniki silicijevih IP pripravljajo na podporo CXL in CCIX, saj imajo širok spekter strank.

Synopsys je pred kratkim predstavil svojo 16-skladbeno rešitev DesignWare CXL IP za SoC-je, ki jih bomo izdelovali po 16nm, 10nm in 7nm procesnih tehnologijah FinFET. Paket vključuje gonilnik, ki je združljiv s CXL 1.1 (podpira protokole CXL.io, CXL.cache, CXL.mem), gonilnik PCIe 5.0 s preizkušanjem silikona, gonilnik PHIe PCIe 32 GT / s PHY s testom PCIe 32, IP za preverjanje RAS in VC.

Obiščite naš vodič o najboljših matičnih ploščah na trgu

Podjetje še ni uradno objavilo razpoložljivosti svojega paketa IP DesignWare CCIX 1.1, ki bo omogočil izvajanje CCIX 1.1 nad PCIe Gen 5 s hitrostjo 32 GT / s, vendar je podjetje ArmTechCon dokazalo, da je rešitev že funkcionalna, s seboj prinaša številne prednosti v smislu hitrosti in zmogljivosti. Obveščali vas bomo.

Pisava Anandtech