Proces izdelave evv pri 7 nm in 5 nm ima več težav, kot je bilo pričakovano

Napredek v proizvodnih procesih silicijevih čipov postaja vse bolj zapleten, kar lahko opazimo pri istem Intelu, ki je imel v svojem procesu 10 nm velike težave, zaradi česar je močno podaljšal življenjsko dobo 14 nm. Druge topilnice, kot sta Globalfoundries in TSMC, naj bi imele več težav, kot je bilo pričakovano, pri skokih na 7 nm in 5 nm procese, ki temeljijo na tehnologiji EUV.

Več težav, kot smo predvidevali pri procesih EUV pri 7 nm in 5 nm

Ko se Intel, Globalfoundries in TSMC gibljejo v proizvodnih procesih, manjših od 7 nm, z 250-milimetrskimi rezinami in uporabo tehnologije EUV, se srečujejo z več težavami, kot so predvidevali. Procesni donosi na 7 nm z EUV niso tam, kjer želijo proizvajalci še nekaj, kar bo ob premiku na 5nm obdavčeno še več z več različnimi nepravilnostmi, ki se pojavijo v testni proizvodnji. Govorili so, da raziskovalci iščejo napake na 7nm in 5nm čipih.

Priporočamo, da preberete našo objavo o Najboljših procesorjih na trgu (april 2018)

V kritičnih dimenzijah približno 15 nm se pojavljajo različne težave s tiskanjem, ki so potrebne za izdelavo 5nm čipov, katerih dejansko proizvodnjo pričakujemo do leta 2020. Proizvajalec strojev EUV ASML ASML pripravlja nov sistem nove generacije EUV Odpravljanje teh odkritih napak pri tiskanju, vendar naj bi bili ti sistemi na voljo šele leta 2024.

K vsemu zgoraj navedenemu je dodana še ena težava, povezana s proizvodnimi procesi, ki temeljijo na EUV, in temeljna fizika. Raziskovalci in inženirji še vedno ne razumejo natančno, kakšne interakcije so pomembne in se pojavljajo pri graviranju teh izjemno finih vzorcev z EUV osvetlitvijo. Zato je pričakovati, da se bodo pojavile nekatere nepredvidene težave.

Pisava Techpowerup